PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-357071

(43)Date of publication of application: 26.12.2001

(51)Int.CI.

G06F 17/30

H04L 12/46

(21)Application number: 2001-091839

(71)Applicant: INTERNATL BUSINESS MACH CORP (IBM)

(22)Date of filing:

28.03.2001

(72)Inventor: BASS BRIAN MITCHELL

CALVIGNAC JEAN LOUIS

HEDDES MARCO C

ANTONIOS MARAGUKOSU

SIEGEL MICHAEL STEVEN

VERPLANKEN FABRICE JEAN

(30)Priority

Priority number: 2000 543531


Priority date: 06.04.2000

Priority country: US

(54) PACKAGING OF FULL MATCHING SEARCH ALGORITHM FOR NETWORK PROCESSOR

(57)Abstract:

PROBLEM TO BE SOLVED: To provide novel data structure. method and device for finding out full matching(FM) between a search pattern and a pattern stored in the leaf of a search tree. SOLUTION: A key is inputted, a hash function is executed to a key. a direct table(DT) is accessed, and walk-through of the tree is performed until reaching the leaf through a pattern search control block(PSCB). Both the key and correspondent information required for retrieval are stored in a Patricia tree structure and the hash function performs mapping of n->n from the bit of the key to the bit of a hashed key.



LEGAL STATUS

[Date of request for examination]

28.03.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

BEST AVAILABLE COPY

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-357071 (P2001-357071A)

(43)公開日 平成13年12月26日(2001.12.26)

(51) Int.Cl.7		識別記号	ΡI	テーマコード(参考)
G06F	17/30	412	G06F 17/30	412
		350		350A
	•	414	.~	414Z
H04L	12/46		H 0 4 L 12/46	Α

審査請求 有 請求項の数34 OL (全 25 頁)

		_ 	
(21)出願番号	特顧2001-91839(P2001-91839)	(71) 出顧人 390009531	
		インターナショナル・ビジネス・マシ	ーン
(22)出顧日	平成13年3月28日(2001.3.28)	ズ・コーポレーション	
		INTERNATIONAL BUS	ΙN
(31)優先権主張番号	09/543531	ESS MASCHINES COR	PO
(32)優先日	平成12年4月6日(2000.4.6)	RATION	
(33)優先権主張国	米国 (US)	アメリカ合衆国10504、ニューヨーク州	4
		アーモンク (番地なし)	
		(74)代理人 100086243	
		弁理士 坂口 博 (外2名)	


最終頁に続く

(54)【発明の名称】 ネットワーク・プロセッサ用の完全一致 (FM) サーチ・アルゴリズムの実装

(57)【要約】 (修正有)

【課題】 サーチ・パターンとサーチ・ツリーのリーフ に格納されたパターンとの間の完全一致を見つけるため の新規のデータ構造、方法、および装置を提供する。

【解決手段】 キーを入力し、キーに対しハッシュ関数を実行し、直接テーブル(DT)にアクセスし、パターン・サーチ制御ブロック(PSCB)を通してリーフに達するまでツリーのウォーク・スルーを行う。キーおよび検索のために必要な対応する情報の両方が、パトリシア・ツリー構造に格納され、ハッシュ関数は、キーのビットからハッシュ・キーのビットへnー>nのマッピングを行う。



【特許請求の範囲】

【請求項1】入力キーをサーチ文字列として読み出す動作と、

ハッシュ関数を使用して前記入力キーをハッシュ化して ハッシュ化キーを生成する動作と、

前記ハッシュ化キーの最上位Nビットを、各々の非空エントリがサーチ・ツリーの次の分岐またはリーフのポインタを含むサーチ・ツリーの複数のルート・ノードを表すテーブルのインデックスとして使用する動作と、

非空テーブル・エントリのポインタが、対応するサーチ 10・ツリーのリーフまたは次の分岐を指し示すかどうかを 決定する動作と、

ポインタが対応するサーチ・ツリーのリーフを指し示さない場合、次の分岐内容を読み出す動作と、

対応するサーチ・ツリーのリーフに達した場合、リーフ 内容を読み出し、リーフのパターンを前記ハッシュ化キーと比較して、前記リーフ・パターンが前記ハッシュ化 キーと一致するかどうかを決定する動作と、

前記リーフ・パターンが前記ハッシュ化キーと一致する場合、要求するアプリケーションに見つかったリーフの 20 内容を返す動作とを含む、コンピュータ処理装置によって可変長サーチ・キーの完全一致を決定するための方法。

【請求項2】前記サーチ・ツリーの複数のルート・ノードを表すテーブルが2[™]個のエントリを含む、請求項1に記載の完全一致を決定するための方法。

【請求項3】前記コンピュータ処理装置がネットワーク・プロセッサである、請求項1に記載の完全一致を決定するための方法。

【請求項4】前記対応するサーチ・ツリーの次の分岐の 内容が別の次の分岐を指し示す、請求項1に記載の完全 一致を決定するための方法。

【請求項5】前記次の分岐の内容が対応するサーチ・ツリーのリーフを指し示す、請求項1に記載の完全一致を決定するための方法。

【請求項6】前記リーフ・パターンが前記ハッシュ化キーと一致せず、かつ別のリーフのポインタを含まない場合、一致見つからずの標識を返すことをさらに含む、請求項1に記載の完全一致を決定するための方法。

【請求項7】テーブルのインデックスが空エントリのインデックスである場合、一致見つからずの標識を返すことをさらに含む、請求項1に記載の完全一致を決定するための方法。

【請求項8】色レジスタの内容を前記ハッシュ化キーに付加して最終ハッシュ化キーを提供することをさらに含む、請求項1に記載の完全一致を決定するための方法。

【請求項9】ゼロの文字列を前記ハッシュ化キーに付加して最終ハッシュ化キーを提供することをさらに含む、請求項1に記載の完全一致を決定するための方法。

【請求項10】前記次の分岐のビット数が前記ハッシュ 50

化キーの長さを超える場合、完全一致のサーチを終了する動作をさらに含む、請求項1に記載の完全一致を決定するための方法。

【請求項11】前記入力キーに対して使用される前記ハッシュ関数が、前記ハッシュ化キーを前記入力キーに変換できる可逆ハッシュ関数である、請求項1に記載の完全一致を決定するための方法。

【請求項12】前記リーフが別のリーフへのチェーン・ポインタを含む場合、別のリーフに格納されたパターンを読み出し、前記パターンを前記ハッシュ化キーと比較する動作と、

前記格納されたパターンが前記ハッシュ化キーと一致せず、かつ前記チェーンの次のリーフのポインタを含まない場合、一致見つからずの標識を返す動作とをさらに含む、請求項1に記載の完全一致を決定するための方法。

【請求項13】前記リーフが別のリーフのチェーン・ポインタを含む場合、別のリーフに格納されたパターンを読み出し、前記パターンを前記ハッシュ化キーと比較する動作と、

前記格納されたパターンが前記ハッシュ化キーと一致する場合、一致発見の標識を返す動作とをさらに含む、請求項1に記載の完全一致を決定するための方法。

【請求項14】サーチすべきパターンまたはキーと、 サーチ・ツリーの第1アドレス位置を格納する直接テー ブルと、

各々がサーチ・ツリーの分岐を表す複数のパターン・サーチ制御ブロックと、

各リーフがサーチの結果のためのアドレス位置である複数のリーフとを含む、可変長サーチ・キーの完全一致を見つけるための複数のデータ構造を含むコンピュータ読み出し可能な媒体。

【請求項15】ツリー・サーチ・メモリを管理するルックアップ定義テーブルをさらに含む、請求項14に記載の完全一致を見つけるための複数のデータ構造を含むコンピュータ読み出し可能な媒体。

【請求項16】前記ルックアップ定義テーブルは、ツリーが存在する物理的メモリ、キーおよびリーフのサイズ、および実行すべきサーチの種類を定義するエントリを含む、請求項15に記載の完全一致を見つけるための複数のデータ構造を含むコンピュータ読み出し可能な媒体

【請求項17】前記ルックアップ定義テーブルが複数のメモリに実装される、請求項14に記載の完全一致を見つけるための複数のデータ構造を含むコンピュータ読み出し可能な媒体。

【請求項18】直接テーブル・エントリのフォーマットがサーチ制御ブロック、次のパターン・サーチ制御ブロックを指し示す次のパターン・アドレス、リーフまたは結果を指し示すリーフ制御ブロック・アドレス、次の試験ビット、および直接リーフのうちの少なくとも1つを

含む、請求項14に記載の完全一致を見つけるための複 数のデータ構造を含むコンピュータ読み出し可能な媒 体。

【請求項19】パターン・サーチ制御ブロックのフォー マットがサーチ制御ブロック、次のパターン・サーチ制 御ブロックを指し示す次のパターン・アドレス、リーフ または結果を指し示すリーフ制御ブロック・アドレス、 および次の試験ビットのうちの少なくとも1つを含む、 請求項14に記載の完全一致を見つけるための複数のデ ータ構造を含むコンピュータ読み出し可能な媒体。

【請求項20】リーフ・データ構造が1つのリーフ連鎖 ポインタ、プレフィックス長、サーチ・キーと比較すべ きパターン、および可変ユーザ・データのうちの少なく とも1つを含む、請求項14に記載の完全一致を見つけ るための複数のデータ構造を含むコンピュータ読み出し 可能な媒体。

【請求項21】前記直接リーフは直接テーブル・エント リに直接格納され、かつサーチ制御ブロックおよびサー チ・キーと比較されるパターンを含む、請求項18に記 載の完全一致を見つけるための複数のデータ構造を含む 20 コンピュータ読み出し可能な媒体。

【請求項22】パターン・サーチ制御ブロックが、サー チ・ツリーのリーフ・パターンが異なる位置に挿入され る、請求項14に記載の完全一致を見つけるための複数 のデータ構造を含むコンピュータ読み出し可能な媒体。

【請求項23】パターン・サーチ制御ブロックは1の幅 および1の高さによって定義される形状を持ち、かつ少 なくとも36ビットのライン長を有するメモリに格納さ れる、請求項14に記載の完全一致を見つけるための複 数のデータ構造を含むコンピュータ読み出し可能な媒

【請求項24】フレーム処理を行う複数のプロトコル・ プロセッサおよび内部制御点プロセッサを含む埋込み式 プロセッサ複合体と、

各プロトコル・プロセッサにアクセスでき、高速パター ン・サーチ、データ操作、およびフレーム・パージング をもたらす複数のハードウェア・アクセラレータ・コプ ロセッサと、

少なくとも1つのサーチ・ツリーを表す複数のデータ構 造であって、直接テーブルとパターン・サーチ制御ブロ 40 ックとリーフとを含む前記データ構造を格納する複数の プログラム可能なメモリ装置と、

各プロトコル・プロセッサの複数のメモリ装置へのアク セスを制御する制御メモリ・アービタとを含む、可変長 サーチ・キーの完全一致を決定するために半導体基板上 に組み立てられた装置。

【請求項25】プロトコル・プロセッサの実行と並行し て作動して、メモリの読み書きおよびメモリ範囲検査を 含むツリー・サーチ命令を実行するツリー・サーチ・エ ンジンをさらに含む、請求項24に記載の完全一致を決 50 定するために半導体基板上に組み立てられた装置。

【請求項26】前記複数のメモリ装置は内部スタティッ ク・ランダム・アクセス・メモリ、外部スタティック・ ランダム・アクセス・メモリ、および外部ダイナミック ・ランダム・アクセス・メモリの少なくとも1つをさら に含む、請求項24に記載の完全一致を決定するために 半導体基板上に組み立てられた装置。

【請求項27】前記制御メモリ・アービタが、複数のプ ロトコル・プロセッサと複数のメモリ装置との間でメモ リ・サイクルを割り当てることによって、制御メモリ動 作を管理する、請求項24に記載の完全一致を決定する ために半導体基板上に組み立てられた装置。

【請求項28】各プロトコル・プロセッサは一次データ ・バッファ、スクラッチ・パッド・データ・バッファ、 およびデータ格納動作のための制御レジスタを含む、請 求項24に記載の完全一致を決定するために半導体基板 上に組み立てられた装置。

【請求項29】サーチ・キーに対して幾何学的ハッシュ 関数を実行するハッシュ・ボックス・コンポーネントを さらに含む、請求項24に記載の完全一致を決定するた めに半導体基板上に組み立てられた装置。

【請求項30】プログラム可能なサーチ・キー・レジス タおよびプログラム可能なハッシュ化キー・レジスタを さらに含む、請求項24に記載の完全一致を決定するた めに半導体基板上に組み立てられた装置。

【請求項31】複数の独立サーチ・ツリーの間で単一の デーブル・データ構造を共用することを可能にするプロ グラム可能な色キー・レジスタをさらに含む、請求項3 0に記載の完全一致を決定するために半導体基板上に組 み立てられた装置。

【請求項32】色レジスタがイネーブルされている場 合、その内容をハッシュ出力に付加して最終ハッシュ化 キーを生成する、請求項31に記載の完全一致を決定す るために半導体基板上に組み立てられた装置。

【請求項33】 色レジスタがイネーブルされていない場 合、同等の数のゼロをハッシュ出力に付加して最終ハッ シュ化キーを生成する、請求項31に記載の完全一致を 決定するために半導体基板上に組み立てられた装置。

【請求項34】 入力キーをサーチ文字列として読み出す プログラム命令と、

ハッシュ化キーを入力キーに変換することができる可逆 ハッシュ関数を使用して前記入力キーをハッシュ化する プログラム命令と、

前記ハッシュ化キーの最上位Nビットを、各非空エント リがサーチ・ツリーの次の分岐またはリーフへのポイン タを含むサーチ・ツリーの複数のルート・ノードを表す テーブルのインデックスとして使用するプログラム命令 と、

非空テーブル・エントリのポインタが対応するサーチ・ ツリーのリーフまたは次の分岐を指し示すかどうかを決

30

定するプログラム命令と、

ポインタが対応するサーチ・ツリーのリーフを指し示さない場合、次の分岐の内容を読み出すプログラム命令と、

5

対応するサーチ・ツリーのリーフに達したときにリーフ 内容を読み出し、リーフのパターンをハッシュ化キーと 比較して、リーフ・パターンがハッシュ化キーと一致す るか否かを決定するプログラム命令と、

リーフ・パターンがハッシュ化キーと一致する場合、要求するアプリケーションに見つかったリーフの内容を返 10 すプログラム命令とを含む、可変長サーチ・キーの完全一致を決定するためのコンピュータ・プログラム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般的に、パターン・マッチング・アルゴリズムに関し、さらに詳しくは、ネットワーク処理装置に実装することができる完全マッチング・サーチ・アルゴリズムに関する。

[0002]

【従来の技術】ますます複雑になるタスクをメディア速 20 度でサポートするためのハードウェア統合処理の要求か ら、ネットワーク・プロセッサが生成された。ネットワ ーク・プロセッサは、1組の埋込み型プログラム可能プ ロトコル・プロセッサおよび相補型システム・コプロセ ッサにより機能柔軟性を備えた配線速度のフレーム処理 および転送能力を提供する。ネットワーク・プロセッサ は、今日のパーソナル・コンピュータにとってのマイク ロプロセッサと同様に、ネットワークにとっての基本的 ネットワーク構築ブロックになるものと期待される。ネ ットワーク・プロセッサは複数のデータ・ストリームの 30 実時間処理を提供し、セキュリティの強化やIPパケッ ト処理および転送能力をもたらす。さらに、それは、並 列分散処理およびパイプライン処理設計などの高度アー キテクチャにより、速度改善をもたらす。これらの能力 は効率的なサーチ・エンジンを可能にし、データ処理ス ループットを向上し、複雑なタスクの高速実行をもたら す。ネットワーク・プロセッサのプログラム可能な機能 は、ネットワーク製品開発者に、新しい特注のアプリケ ーション特定的な集積回路(ASIC)の設計を必要と することなく、新しいプロトコルおよび技術を実装する ためのより容易な移行経路を提供する。

【0003】ネットワーク・プロセッサは、インターネット・プロバイダまたはエンタープライズ・ネットワーク・プロバイダ向けの相互接続解決策を開発するための高度にカスタマイズ可能でスケーラブルな技術を提供する。ネットワーク・プロセッサは、ローエンド独立型装置から大型マルチラック解決策まで広範囲の解決策の基礎を提供する。この性質の規模変更は、高性能非ブロッキング・パケット・ルーティング・スイッチ技術、および他の産業スイッチ技術に適応できる I B M 社の Data A 50

ligned Serial Link (DASL) インタフェースなど専有技術のインタフェースを使用することにより達成される。

【0004】プログラム可能な通信集積回路として、ネ ットワーク・プロセッサは、非常に効率的なパケット分 類、フレーム毎のマルチテーブル・ルックアップ、パケ ット変更、キュー/ポリシー管理、およびその他のパケ ット処理能力を提供する。ネットワーク・プロセッサ は、スイッチング・エンジン、サーチ・エンジン、フレ ーム・プロセッサ、およびイーサネット(登録商標) M ACを1つの装置に統合して、いずれかのプロトコル層 でフレーム内容に基づき髙容量メディア重みスイッチン グ・フレームを必要とする顧客の要求をサポートする。 【0005】ハードウェア・アクセラレータは、フレー ム転送、フレーム・フィルタリング、およびフレーム変 更を実行する。複合範囲および動作仕様を持つ何百もの ルールを実施するネットワーク・プロセッサの能力は、 フィルタリング能力の新しいベンチマークを設定し、ネ ットワーク・プロセッサに基づくシステムを高容量サー バ・ファーム・アプリケーションに独特に適合させる。 【0006】ネットワーク・プロセッサを用いて展開さ れる典型的なシステムは、分散型ソフトウェア・モデル を使用し、各プログラム可能なネットワーク・プロセッ サがタスクを同時に実行する。幾つかの機能は制御点 (CP) プロセッサで実行され、これはネットワーク・ プロセッサの内部または外部に置くことができる。CP は、レイヤ2およびレイヤ3のルーティング・プロトコ ル、ならびにレイヤ4およびレイヤ5のネットワーク・ アプリケーションおよびシステム管理をサポートする。 配線速度の転送およびフィルタリング機能は、ネットワ ーク・プロセッサ・ハードウェアおよび常駐ピココード の組合せによって実行される。

【0007】多数の相互接続されたノードを含む通信ネ ットワークで、データは1つのノードから他のいずれか のノードまたはネットワークに送信することができる。 ルータと呼ばれる特殊化されたノードは、データをその 宛先に転送する能力を持つ。通信ネットワークを通して 送信されるデータは、一般的にヘッダの一部として、宛 先アドレスに関する情報を含む。各ルータはこの情報ま たは少なくともその一部を、内部に格納されたアドレス のリストと比較する。格納されたアドレスと宛先アドレ スとの間に一致が見つかると、ルータはその宛先ノード に通じる経路を確立する。ネットワークの規模および構 造によって、データはその宛先に直接転送されるか、ま たは他の中間ルータへ送信される。国際標準化機構(Ⅰ SO) は、ルータが部分アドレスのルーティング情報を 格納するルーティング規格を発表した。ルータはそこ で、そのデータベースにある最もよく一致する部分アド レスにパケットを送信する。ISO規格は、所定の桁数 または所定のヘッダ長を使用してノードの階層構造を構

築することを可能にする。主ルータはアドレスの最初の 部分によってアドレス指定され、サブルータは中間部分 によって、かつ最終宛先はアドレスの最後の数桁によっ て指定される。したがって、いずれかのルータが、デー タの送信先の階層のレベルに割り当てられた桁を読み取 れば充分である。

【0008】受信パケットのルーティングは、付随する アドレス文字列に基づく。アドレス文字列は、アドレス 文字列と共に、どのルータがパケットの配信における次 のルータであるかなど他の関連詳細を含むデータベース 10 で、サーチ・キーとして使用される。データベースはル ーティング・テーブルと呼ばれ、現在のルータと次のル ータとの間のリンクは、パケットの進行における次のホ ップと呼ばれる。ルーティング・テーブル・サーチ・プ ロセスは、アドレスの構造のみならず、テーブルの編成 にも依存する。たとえば非階層構造を有する7ビット以 下のサイズのサーチ・キーは、一連のアドレス・エント リとして編成されたルーティング・テーブルでは最も効 率的に見つかる。サーチ・キーは、テーブルで正しいエ ントリをつき止めるための索引として使用される。より 大きいサイズ、たとえば32ビットのサーチ・キーの場 合、対応するルーティング・テーブルは、10,000 個を超えるエントリを持つことができる。データベース を索引によって直接サーチする単純なテーブルとして編 成すると、テーブルの大部分が空になるので、大量のメ モリ空間を無駄にすることになる。

【0009】従来のルータは、サーチ・プロセスを幾つかのステップに分割する。第1ステップは、ルータが宛先ホスト・コンピュータに直接接続されているかどうかを決定することである。この場合、メッセージは宛先か30ら1ホップであり、その方向に経路選択しなければならない。宛先コンピュータがそのルータに直接接続されていない場合、次のステップは、宛先ネットワークのトポロジカル方向を決定することである。トポロジカル・レイアウトから方向が決定されると、メッセージはその方向に経路選択される。そうでない場合、最終ステップは、メッセージをデフォルト・リンクに沿って経路選択することである。

【0010】一般的に、第1ステップは、ルータに直接接続された32ビットのアドレスのホスト・コンピュー 40 タを含むテーブル内の線形サーチを使用して実行される。ローカル・トポロジを反映して、アドレス・テーブル内の各エントリは、アドレス指定されたコンピュータに直接通じている対応する出力インタフェースに接続される。宛先アドレスをルータが受け取ると、32ビット全部が、テーブル内の宛先アドレスの各々と比較される。一致が見つかると、メッセージは、指定されたルータ・インタフェースを介して、対応する宛先に直接送信される。

【0011】第2ステップ、つまり宛先ネットワークの 50

方向を決定するステップは通常、ネットワーク・アドレ スの数のためにそのようなテーブルの管理および使用が 困難になるので、テーブル内の線形サーチによって行わ れることはない。従来の技術では、アドレス文字列がネ ットワーク・アドレス、サブネット・アドレス、および ホスト識別の3つの階層レベルに一致すると、ルータ は、ハッシュ化、パトリシア・ツリー・サーチ、および マルチレベル・サーチなど、幾つかの周知の技術の1つ を使用して決定を行った。ハッシュ化で、ハッシュ関数 はアドレスのネットワーク部分を縮小し、小さい管理可 能な索引を生成する。ハッシュ索引は、ハッシュ・テー ブルに索引を付け、一致するハッシュ・エントリを探索 するために使用される。ハッシュ・テーブルの各ハッシ ュ・エントリに対応するのが、対応するネットワークの トポロジカル方向を指し示す出力インタフェースのアド レスである。ハッシュ・ネットワーク部分とハッシュ・ エントリとの間に一致が見つかると、メッセージは、対 応するインタフェースおよび宛先ネットワークの方向に 向けられる。

【0012】ハッシュ化により、大きい管理不能なフィールドは、小さい管理可能な索引に縮小される。しかし、このプロセスでは、2つまたはそれ以上のフィールドから同一ハッシュ索引が生成されることがある。これらのフィールドはハッシュ・テーブルの同一場所に格納しなければならないので、このできごとは衝突と呼ばれる。衝突中にエントリを区別するために、さらなるサーチが必要である。したがって、衝突は、ハッシュ・サーチを用いることから得られる効率を低下し、全ての許容アドレスが単一の索引に縮小される最悪の場合には、ハッシュ化はサーチ・プロセスとして事実上役立たないとみなされる。

【0013】パトリシア・ツリー・サーチは、ハッシュ 法によって生じる衝突を回避する。このサーチ法は、全 てのアドレス文字列およびたとえば関連ルート情報など の付随情報をバイナリ・ツリーに格納する必要がある。 このサーチ・プロセスは、アドレスをアドレス文字列内 の最上位ビット位置から1ビットずつ、ツリー・ノード と比較する。一致したビット値は、左または右子ノード のいずれかに進むようにサーチを誘導し、このプロセス がアドレスの次のビットに対して繰り返される。サーチ 時間は、格納された最長アドレス文字列のサイズに比例 する。パトリシア・ツリー・サーチでは、平均サーチ時 間と最悪の場合のサーチ時間との間の差は、あまり大き くない。さらに、ルーティング・テーブルは極めて効率 的に編成される。それは、ハッシュ法の匹敵するルーテ ィング・テーブルより少ないメモリを必要とする。パト リシア・ツリー・サーチは、最悪の場合のサーチをハッ シュ法よりよく処理するが、大抵の場合、一致をつき止 めるまでの時間がかなり長くかかる。したがって、多く の従来のルータは、ハッシュ化とパトリシア・ツリー・

サーチの組合せを使用する。この組合せはマルチレベル・サーチと呼ばれる。

【0014】マルチレベル・サーチは、ハッシュ化とパトリシア・ツリー・サーチを結合したものである。キャッシュは、最も最近に、かつおそらく最も一般的に経路選択されたネットワーク・アドレスの部分セットを含むハッシュ・テーブルを格納し、パトリシア・ツリーはネットワーク・アドレスの全セットを格納する。メッセージを受信すると、宛先アドレスはテーブル上にハッシュ化される。それが予め定められた時間内につき止められたい場合、アドレスは、アドレスが格納されていれば見つかることを確実にするパトリシア・ツリー・サーチ・エンジンに渡される。

【0015】従来の技術には、固定マッチ・ツリー、最長プレフィックス・マッチ・ツリー、およびソフトウェア管理ツリーをはじめ、多数の既知のツリー・サーチ・アルゴリズムがある。固定マッチ・ツリーは、レイヤ2イーサネットMACテーブルなど、厳密な一致を要求する固定サイズ・パターンに使用される。最長プレフィックス・マッチ・ツリーは、IPサブネット転送など、部20分一致だけを必要とする可変長パターンに使用される。ソフトウェア管理ツリーは、フィルタ・ルールなど範囲またはビット・マスクとして定義されるパターンに使用される。一般的に、ルックアップはツリー・サーチ・エンジン(TSE)を用いて実行される。

[0016]

【発明が解決しようとする課題】本発明の目的は、パトリシア・ツリーのための完全一致ツリー・サーチ・アルゴリズムをハードウェア内に実装することである。このアルゴリズムの目的を果たすことができるようにメモリ構造をどのようにセットアップし、これらの構造をハードウェアがどのように処理するかを記載する。

【0017】本発明の別の目的は、以前のポインタに関する記憶を必要とせず、試験する次のビットまたはビット群と共に正方向ポインタのみを使用し、それによりノードの記憶空間を縮小するサーチ機構を提供することである。

[0018]

【課題を解決するための手段】主要な概念は、キーを入力し、キーに対してハッシュ関数を実行し、直接テープ 40ル (DT) にアクセスし、パターン・サーチ制御ブロック (PSCB) を通してツリーのウォーク・スルーを実行して、リーフで終了するというものである。

【0019】解決される問題は、少数のレジスタおよび 正規メモリに配置することができ、次いで比較的単純な ハードウェア・マクロによって操作できるパトリシア・ ツリー構造を構築するために使用できる、1組のデータ 構造の設計である。パトリシア・ツリーに、キーおよび 検索のために必要な対応する情報の両方が格納される。 【0020】キーは、探索され照合される情報である。 最初に、キーがレジスタに入れられ、ハッシュ化される。その結果がハッシュ・キーであり、実際のサーチはハッシュ・キーに対して行われる。ハッシュ関数は空ハッシュとすることができ、その場合ハッシュ・キーはキーと全く同一となる。ハッシュ関数は、キーのビットからハッシュ・キーのビットへnー>nのマッピングを行う。

10

【0021】ハッシュ・キーおよび関連情報をツリーに格納するために使用されるデータ構造は、リーフと呼ばれる。リーフを検索することが、このアルゴリズムの目的である。各リーフは、入力キーと厳密に一致する単一のキーに対応する。この実現ではリーフはキーを含み、格納すべき追加情報がそれに付加される。リーフの長さは、キーの長さの場合と同様に、プログラム可能である。リーフはランダム・アクセス・メモリに格納され、単一メモリ・エントリとして実現される。キーが直接テーブル(DT)内にある場合には、それは直接リーフと呼ばれる。

[0022]

50

【発明の実施の形態】本発明について、本発明が埋め込まれたネットワーク・プロセッサの文脈で説明する。ネットワーク・プロセッサ10は、単一チップ上のプログラム可能なスイッチングおよびルーティング・システムであり、そのアーキテクチャを図1に示す。それは、スイッチ・インタフェースに接続するためのData Aligned Serial Link (DASL) のみならず、10/100イーサネット、ギガビット・イーサネット、およびPacket Over SONET (POS) 用のメディア・インタフェースを提供する。内部ハードウェア・アクセラレータは、性能および効率を高める。埋込み型プロセッサ複合体(EPC)12は、プロトコル・プロセッサおよびフレーム処理、構成、および管理サポートのための内部制御点プロセッサを含む。

【0023】最高N個までの並列プロトコル・プロセッ サが利用可能である。16個のプロトコル・プロセッサ の実施形態の場合、16,384語の内部ピココード命 令記憶装置および32,768語の外部ピココード命令 記憶装置が利用可能である。毎秒212、800万個の 命令(MIPS)の集合処理能力を提供することができ る。さらに、各プロトコル・プロセッサは、高速パター ン・サーチ、データ操作、内部チップ管理機能、フレー ム・パージング、およびデータ先取りサポートを提供す る、M個のハードウェア・アクセラレータ・コプロセッ サにアクセスできる。好ましい実施形態では、プロトコ ル・プロセッサ用の制御記憶装置は、内部および外部メ モリの両方、すなわち即時アクセス用の32Kの内部ス タティック・ランダム・アクセス・メモリ (SRAM) 28、高速アクセス用の外部ゼロ・バス・ターンアラウ ンド(ZBT) SRAM30、および大容量記憶要求用 の外部二重データ・レート (DDR) ダイナミック・ラ

ンダム・アクセス・メモリ (DRAM) 32によって提供される。

【0024】接続された制御点プロセッサ34で作動する前処理アルゴリズムと共に埋込み型ハードウェア・アクセラレータを使用して、ネットワーク・プロセッサ10は、複合範囲、優先順位、および動作仕様を持つ100またはそれ以上のフィルタ・ルールにより、配線速度でフレームを処理することができる。これにより、ネットワーク・プロセッサに基づくシステムは、ゲートウェイ、サーバ・ファーム・アプリケーション、およびトラヒックの混合の処理に関連するフィルタリング・タスクによく適合するようになる。

【0025】ネットワーク管理者がコヒーレントでユーザ・フレンドリーなインタフェースにフィルタ・ルールを入力すると、制御点ソフトウェアは自動論理検査を行う。安定度論理に基づき新規のフロー制御を使用して、ネットワーク・プロセッサ10は、伝送制御プロトコル(TCP)のコラプス無く、一般的に使用されるランダム早期廃棄法より高速の一時オーバサブスクリプションに耐える。ネットワーク・プロセッサ10はまた、帯域20幅を自動的に割り当てることによって、Differentiated Servicesをも配信し、ネットワーク管理者は、瞬時または仮定トラヒック統計に基づき多数の閾値を設定する効果を予測する必要性から解放される。

【0026】単一ネットワーク・プロセッサ10は、最高40までの高速イーサネット・ポートまたは4つまでのギガビット・イーサネット・ポートのメディア速度スイッチングを行う。それはまた、OC-48c、OC-48、4つのOC-12、または16のOC-3ポートをサポートするように構成することもできる。スケーラ 30ビリティのために、2つの3.5GbpsシリアルDASLリンクを使用して、2つのネットワーク・プロセッサを相互接続してポート密度を倍加するか、またはスイッチ構造を接続して最高64までのネットワーク・プロセッサによるスイッチング解を生成することができる。システムのアベイラビリティを高めるため、2つのDASLリンク、つまり1つの一次および1つの二次DASLリンクを、冗長スイッチ構造に接続することもできる

【0027】ネットワーク・プロセッサ10の1つの例 40 示的実施形態は、図1に示す通り次の主要部分を含む。

- 1. 最高 1 6 までのプログラム可能なプロセッサとコプロセッサを含む埋込み型プロセッサ複合体 (EPC) 1 2
- 2. フレームがイーサネット物理層装置からスイッチ構造へ移動するためのエンキュー・デキュー・スケジューリング論理14(EDSイングレス)
- 3. フレームがスイッチ構造からイーサネット物理層装置へ移動するためのエンキュー・デキュー・スケジューリング論理16 (EDSエグレス)

2

4. 別のネットワーク・プロセッサまたは中間スイッチへの相互接続のためのイングレス・スイッチ・インタフェース(スイッチ・イングレス)18およびエグレス・スイッチ・インタフェース(スイッチ・エグレス)20のDASLリンク

5. イーサネットまたはPOS物理層装置26からフレームを受信する物理MACマルチプレクサ22(PMMイングレス)、およびイーサネットまたはPOS物理層装置26ヘフレームを送信する物理MACマルチプレクサ24(PMMエグレス)

【0028】図2は、埋込み型プロセッサ複合体の例示的実施形態を示す。それは16のプロトコル・プロセッサを含み、2128MIPSの処理力を提供する。各プロトコル・プロセッサ40は、3ステージ・パイプライン(取出し、復号、および実行)、汎用レジスタ、専用レジスタ、8命令キャッシュ、専用論理演算装置(ALU)、およびコプロセッサを含み、全て133MHzで作動する。プロトコル・プロセッサのうち2つは特殊化されている。つまり、1つは誘導フレームの処理用であり(誘導フレーム・ハンドラ)、1つは制御メモリ内のルックアップ・データの構築用である(一般ツリー・ハンドラ)。

【0029】図3は、プロトコル・プロセッサの例示的 実施形態を示す。各々のプログラム可能なプロトコル・ プロセッサ40に関連付けられるコプロセッサは、次の 機能を果たす。

- 1. データ記憶コプロセッサ6 4は、フレーム・バッファ・メモリ42、44 (イングレスおよびエグレス方向)をインタフェースして直接メモリ・アクセス (DMA) 機能をもたらす。
- 2. チェックサム・コプロセッサ62は、ヘッダのチェックサムを計算する。
- 3. エンキュー・コプロセッサ66は、キー・フレーム・パラメータを含む256ビット作業レジスタへのアクセスを制御する。このコプロセッサは完了ユニット46とインタフェースして、フレームをスイッチおよびターゲット・ポート・キューに入れる。
- 4. インタフェース・コプロセッサは、デバッグまたは 統計情報の収集のため、全てのプロトコル・プロセッサ を内部レジスタ、カウンタ、およびメモリにアクセスさせる。
- 5. 文字列コピー・コプロセッサは、EPC内における データの効率的な移動を可能にする。
- 6. カウンタ・コプロセッサは、プロトコル・プロセッサ40のためのカウンタの更新を管理する。
- 7. ポリシー・コプロセッサはフロー制御情報を検討し、事前に割り当てられた帯域幅と一致するか検査する。

【0030】ハードウェア・アクセラレータ48は、フレーム転送、フレーム・フィルタリング、フレーム変

更、およびツリー・サーチを実行する。ネットワーク・ プロセッサに組み込まれるその他の機能として、革新的 フィルタ・ルール処理、ハッシュ関数、およびフロー制 御が含まれる。

13

【0031】プロトコル・プロセッサ40は、複合範囲および動作仕様を持つ100またはそれ以上のフレーム・フィルタ・ルールを実施することができる。フィルタリングはネットワーク・セキュリティのために不可欠であり、ネットワーク・プロセッサ・ハードウェア補助機構48は、これらの複合ルール・セットを配線速度で実10施する。フィルタ・ルールは、IPヘッダ情報に基づき、フレームを拒絶または許可し、あるいはサービスの品質(QoS)を割り当てることができる。ルールを前処理するための制御点ソフトウェアは、論理エラーを自動的に訂正する。論理的に正しいルール・セットが入力された後、パケット・ヘッダ情報からキーが形成され、ネットワーク・プロセッサのソフトウェア管理されるツリーを用いて、配線速度で試験される。

【0032】幾何学的ハッシュ関数はIPヘッダの統計的構造を利用して、理想的ランダム・ハッシュより優れ 20 た性能を発揮する。したがって、低衝突率は、追加的解決サーチ無しで、完全一致テーブルの高速ルックアップを可能にする。

【0033】プロトコル・プロセッサの実行と並行して作動して、ツリー・サーチ・エンジン70はツリー・サーチ命令(メモリ読出し、書込み、または読み書き)、メモリ範囲検査、および不正メモリ・アクセス通知を実行する。図14は、ツリー・サーチ・エンジンの例示的実施形態を示す。

【0034】ネットワーク・プロセッサ10内で2つの 30 システム制御オプションが利用可能である。内部プロセ ッサ34は、システムの制御点(CP)プロセッサとし て機能することができ、または代替的に、初期化および 構成のために4つのイーサネット・マクロの1つに外部 プロセッサ接続することができる。CPプロセッサ34 は、誘導フレームと呼ばれる特殊なイーサネット・フレ ームを構築することによって、ネットワーク・プロセッ サ内の他のプロセッサ・エンティティと通信する。誘導 フレームはDASLリンクをまたいで他の装置へ転送す ることができ、単一のイーサネット・ポートに接続され 40 た1つのCPプロセッサが、サブシステム内に含まれる 全てのネットワーク・プロセッサ装置と通信してそれら を制御することを可能にする。各ネットワーク・プロセ ッサ10の内部プロセッサ34はまた、別個の32ビッ トPCIバスを用いて通信することもできる。

【0035】ネットワーク・プロセッサ10は通常サブシステム・ボード上にあり、プロトコル層(つまりレイヤ2、レイヤ3、レイヤ4およびより高いレイヤ)のフレーム処理を行う。CPサブシステム内のCPプロセッサ34上で作動するソフトウェアは、管理および経路発 50

見機能を提供する。 C P コード、プロトコル・プロセッサ上で作動するピココード、および誘導フレーム・ハンドラ上で作動するピココードは、このシステムの初期化、転送経路の維持、およびシステムの管理を可能にする。分散システムとして、 C P および各ネットワーク・プロセッサ・サブシステムは、効率および性能の向上のため、誘導フレームを使用して並行して作動したり通信する複数のプロセッサを含む。

【0036】データ・フレームはPMM22によってメディアから受信され、データ記憶バッファ42に転送される。PMMはまた、受信プロセス中にCRC検査およびフレーム妥当性検証をも実行する。ディスパッチャ50は、フレーム・ルックアップのために利用可能なプロトコル・プロセッサ40に最高64バイトまでのフレーム情報を送信する。分類ハードウェア補助機構48は制御データを供給して、フレーム・フォーマットを識別する。プロトコル・プロセッサ40は制御データを使用して、固定マッチ・ツリー、最長プレフィックス・マッチ・ツリー、またはソフトウェア管理ツリーをはじめ、適用すべきツリー・サーチ・アルゴリズムを決定する。

【0037】ルックアップは、ツリー・サーチ・エンジン(TSE)70を用いて実行される。TSE70は制御メモリ72へのアクセスを実行し、プロトコル・プロセッサ40が実行を続けることを可能にする。制御メモリ72は全てのテーブル、カウンタ、およびピココードによって必要とされるその他のデータを記憶する。効率のために、制御メモリ・アービタ52は、プロトコル・プロセッサ40と様々なオンチップおよびオフチップ制御メモリ・オプション54との間でメモリ・サイクルを割り当てることによって、制御メモリ動作を管理する。

【0038】プロトコル・プロセッサ40は、データ記憶動作のために、一次データ・バッファ、スクラッチ・パッド・データ・バッファ、および制御レジスタ(集合的に72)を含む。ひとたび一致が見つかると、VLANへッダ挿入またはオーバレイなど、イングレス・フレーム変更を適用することができる。これらの変更は、EPC12によっては実行されない。代りに、ハードウェア・フラッグがセットされた場合に、イングレス・スイッチ・インタフェース・ハードウェア18がこの変更を実行する。他のフレーム変更は、ピココードおよびデータ記憶コプロセッサ64により、イングレス・データ記憶報22内に保持されたフレーム内容を変更することによって、達成することができる。

【0039】フレームをスイッチ構造に送る前に、スイッチ・ヘッダおよびフレーム・ヘッダを構築するために、制御データが収集され使用される。制御データは、フレームの宛先などのスイッチ情報のみならず、エグレス・ネットワーク・プロセッサのための情報をも含み、それが宛先ポートのフレーム・ルックアップ、マルチキャストまたはユニキャスト・オペレーション、およびエ

グレス・フレーム変更を促進するのを助ける。

【0040】図4は、例示的なイングレスおよびエグレス・フレームの流れを示す。完了後、エンキュー・コプロセッサ66は、フレームをキュー制御ブロック(QCB)74に入れるために必要なフォーマットを作成し、それらを完了ユニット46に転送する。完了ユニット46は、最高16のプロトコル・プロセッサ40からスイッチ構造キュー76へのフレームの順序を保証する。スイッチ構造キュー76からのフレームは、それらがスイッチ構造76によって転送されるときに、スイッチ・へ10ッダおよびフレーム・ヘッダ・バイトを挿入して、64バイト・セルに区分化される。

【0041】スイッチ構造76から受信したフレームは、リアセンブリ制御プロック(RCB)80およびEDSエグレス44によって提供される情報を使用して、エグレス・データ記憶バッファ78に入れられ、EPC12に登録される。フレームの一部分は、フレーム・ルックアップを実行するために、ディスパッチャ50によってアイドル状態のプロトコル・プロセッサ40に送られる。フレーム・データは、分類ハードウェア補助機構2048からのデータと共に、プロトコル・プロセッサ40にディスパッチされる。分類ハードウェア補助機構48は、イングレス・ネットワーク・プロセッサによって形成されたフレーム制御データを使用して、エグレス処理のための開始命令アドレスを決定するのに役立つ。

【0042】エグレス・ツリー・サーチは、イングレス・サーチのためにサポートされるのと同じアルゴリズムをサポートする。ルックアップはTSE70で行われ、プロトコル・プロセッサ40は自由に実行を続けることができる。全ての制御メモリの動作は、プロセッサ複合 30体の間でメモリ・アクセスを割り当てる制御メモリ・アービタ52によって管理される。

【0043】 エグレス・フレーム・データは、データ記 憶コプロセッサ64を通してアクセスされる。成功した ルックアップの結果は、転送情報、および場合によって はフレーム変更情報を含む。エグレス・フレーム変更 は、VLANヘッダの削除、活動時間の増分(IPX) または減分(IP)、IPヘッダ・チェックサムの再計 算、イーサネット・フレームCRCオーバレイ、および MAC宛先アドレスまたはソース・アドレスのオーバレ 40 イまたは挿入を含むことができる。 I Pヘッダ・チャッ クサムは、チェックサム・コプロセッサ62によって作 成される。変更が埋込み型プロセッサ複合体12によっ て実行されるのではなく、ハードウェア・フラッグが形 成され、PMMエグレス・ハードウェア24が変更を実 行する。 完了後、フレームをEDSエグレス・キュー4 4に登録するために、エンキュー・コプロセッサ46を 使用して必要なフォーマットが構築され、それらが完了 ユニット46に転送される。完了ユニット46は、最高 16のプロトコル・プロセッサから、エグレス・イーサ 50

ネットMACに供給するEDSエグレス・キュー44へのフレーム順序を保証する。完成したフレームは最終的に、PMMエグレス・ハードウェア24によってイーサネットMACまたはPOSインタフェースに送られ、物理ポートから送り出される。

【0044】図14に示すように、ツリー・サーチ・エ ンジン(TSE) 70は、ツリーの概念を使用して情報 を格納したり検索する。検索つまりツリー・サーチのみ ならず、挿入や削除も、たとえばMACソース・アドレ ス、またはIPソース・アドレスとIP宛先アドレスの 連結などのビット・パターンであるキーに基づいて行わ れる。本発明で使用するための例示的ツリー・データ構 造100を図5に示す。情報は、少なくともキー102 を含むリーフ116、118、120、122と呼ばれ る制御ブロックに格納される(格納されたビット・パタ ーンは実際にはハッシュ化キーである)。リーフはエー ジング情報、またはユーザ情報などの追加情報をも含む ことができ、それは、目標ブレードまたは目標ポート番 号などの転送情報とすることができる。リーフのフォー マットはピココードによって定義され、オブジェクトは 内部または外部制御記憶装置に入れられる。

【0045】ツリーのサーチ・アルゴリズムは、キー1 02を含む入力パラメータに作用し、キーにハッシュ1 04を実行し、直接テーブル(DT)108にアクセス し、パターン・サーチ制御ブロック(PSCB)11 0、112、114を通してツリーのウォーク・スルー を実行し、リーフ116、118、120、122で終 了する。各種のツリーはそれ自体のサーチ・アルゴリズ ムを持ち、異なるルールに従ってツリーのウォークを行 わせる。たとえば固定マッチ(FM)ツリーの場合、デ ータ構造はパトリシア・ツリー・である。リーフが見つ かると、このリーフは、入力キー102と一致すること ができる唯一の可能な候補である。「最後の比較」演算 で、入力キー102はリーフに格納されたパターンと比 較される。これにより、リーフが本当に入力キー102 と一致するかどうかが確認される。このサーチの結果 は、リーフが見つかり、かつ一致が発生した場合には成 功(OK)であり、その他の場合は全て失敗(KO)で ある。

【0046】サーチ演算の入力は、次のパラメータを含む。

キー サーチまたは挿入/削除の前に、専用ピココード命令を使用して、176ビット・キーを構築しなければならない。キー・レジスタは1つしか無い。しかし、ツリー・サーチが始動した後、ピココードによってキー・レジスタを使用して、TSE70でサーチを実行すると同時に次のサーチのためのキーを構築することができる。これは、TSE70がキーをハッシュ化し、結果を内部192ビットHashedKeyレジスタ106に格納するからである。

れ、ハッシュ出力に16個のゼロが付加され、192ビットの最終HashedKeyが生成される。

キー長 この8ビット・レジスタは、キー長から1ビットを引いたものを含む。それは、キーの構築中に、ハードウェアによって自動的に更新される。

IUDefIndex これは、サーチが行われるツリーの完全な定義を含むルックアップ定義テーブル(IuDefTable)内の8ビット・インデックスである。IUDefTableの内部構造を図11に示す。

TSRNr サーチ結果は、1 ビット・ツリー・サーチ結果領域 TSR0 または TSR1 に格納することができる。これは、TSRNr によって指定される。 TSE 10 がサーチを行っている間、ピココードは他の TSR にアクセスして、前のサーチの結果を分析することができる。

色 色がイネーブルされた (LUDefTableで指定される) ツリーの場合、ハッシュ演算中に、16ビット色レジスタ124の内容がキーに挿入される。

【0047】FMツリーの場合、入力キーは、図4に示すようにHashedKey106にハッシュ化される。利用可能な幾つかの固定アルゴリズムがある。使用されるアルゴリズムは、LUDeftableで指定される。

【0048】ルックアップ定義テーブルは、ツリー・サーチ・メモリを管理する主要構造である。LUDefTableは内部メモリ構造であり、ツリーを形成するために128のエントリを含む。LUDefTableは、ツリーが存在する物理メモリ(たとえばDRAM、SRAM、内部RAM)、キャッシングがイネーブルされるかどうか、キーおよびリーフのサイズ、ならびに実行すべきサーチ動作の種類を定義するエントリを含む。LUDefTableは、3つの別個のランダム・アクセス・メモリ、つまり一般プロセッサ・ツリー・ハンドラ(GTH)によってのみアクセス可能な1つのRAM、および相互の複製であり全てのピコプロセッサによってアクセス可能な2つのRAMとして実装される。

【0049】ハッシュ関数104の出力は常に176ビットの数字であり、元の入力キー102とハッシュ関数104の出力との間に1対1の対応があるという特性を有する。以下で説明するように、この特性により、直接テーブル108の後に始まるツリーの深さは最小になる。

【0050】図4の例の場合のように、ツリーに色がイ 40ネーブルされている場合、16ビットの色レジスタ124が176ビットのハッシュ関数出力に挿入され、ファイル結果はHashedKey106と呼ばれる192ビットの数字となる。挿入は、直接テーブル108の直後に行われる。直接テーブル108に2 M個のエントリが含まれる場合には、図4に示すように、16ビットの色値がビット位置Nに挿入される。ハッシュ関数の出力は、挿入された色値と一緒に、HashedKeyレジスタ106に格納される。ツリーに対して色がディセーブルされている場合、176ビットのハッシュ関数が変更されずに使用さ 50

【0051】色は、複数の独立ツリーの間で単一の直接テーブル108を共用するために使用することができる。たとえば色の1つの用途は、MACソース・アドレス(SA)テーブル内のVLAN IDとすることができる。この場合、入力キー102はMAC SAとなり、色124はVLAN IDとなる(VLAN IDは12ビットなので、色の4ビットは使用されず、つまりゼロに設定される)。ハッシュ関数104の後、使用されるパターンは48+16=64ビットである。色は今やパターンの一部であり、異なるVLANのMACアドレスを区別する。

【0052】ハッシュ関数104は、その出力における 大部分のエントロピーが最上位ビットに入るように定義 される。HashedKeyレジスタ106の最上位のNビット は、直接テーブル(DT)108内のインデックスを計 算するために使用される。

【0053】ツリーを実装する第1構造は、直接テーブ ル(DT)108と呼ばれる。N個の要素を持つDTテ ーブルの各エントリはキーに対応し、その最初のlog 2 Nビットは、二進形でDTテーブルのそのエントリの インデックスと同じである。たとえば、16個のエント リのあるDTテーブルにおける5番目のエントリは、最 初の3ビットが「0101」であるキーに対応する。最 初の log2 NビットがDTのインデックスと同じであ るキーに対応するリーフが無い場合、そのエントリは空 と印される。これらのビットに一致するリーフが1つし か無い場合には、そのエントリの中にリーフのポインタ がある。このポインタは、そのリーフが格納されている メモリのアドレスである。最初のビットが同一であるキ ーに対応するリーフが複数ある場合には、DTエントリ はPSCB構造110を指し、また次の試験ビット (N BT) フィールド126をも含む。これらの2つの構造 について、以下で説明する。

【0054】DTテーブル108はメモリに実装され、そのサイズ(長さ)および開始点はプログラム可能である。別のプログラム可能な特徴は、直接リーフと呼ばれるものを使用することである。DTエントリでリーフを指し示した場合、その後でリーフを読み出さなければならないが、そうする代りにDTエントリの位置にリーフを格納することができる。これは、直接リーフと呼ばれる。これに伴う問題は、言うまでもなく、DTエントリにより多くのメモリを使用することによる速度のトレードオフである。メモリ・サイズ(その幅)はリーフを収容するのに充分でなければならず、かつ、全てのDTエントリにリーフが格納されるわけではない。しかし、キーの優れたハッシュ関数の結果、リーフのほとんどを単一のDTエントリに付加させることができるので、速度のトレードオフが大きくなることがある。

【0055】要するに、DTエントリは空になることがある。この場合、このDTエントリにはリーフが付加されない。DTエントリは、このDTエントリに付加された単一のエントリを指し示すことができる。この場合、DTエントリはパターン・サーチ制御ブロック(PSCB)を指し示すことができ、またそのPSCBの次の試験ビット(NBT)を含むこともできる。このDTエントリに付加されるリーフが2つ以上ある。最後に、DTエントリは直接リーフを含むことができる。

【0056】PSCBは、ツリーの分岐を表す。好まし 10 い実施形態では、0分岐および1分岐がある。PSCB から発する分岐の数は、分岐を指定するために使用され るビット数によって異なる。nビットが使用される場合 には、そのPSCBに2ⁿ個の分岐が定義される。各P SCBはまた、ビット位置pにも関連付けられる。PS CBからO分岐を通して到達できる全てのリーフは、パ ターンの位置pに「O」を持ち、1分岐を通して到達で きるリーフは位置 pに「1」を持つ。さらに、PSCB から到達することのできる全てのリーフは常に、ビット 0・・・p-1が同一のパターンを持つ。つまり、パタ 20 ーンは位置pから異なり始める。PSCBに関連付けら れるビット位置は前PSCBまたはDTエントリに格納 され、NBT(つまり次の試験ビット)と呼ばれる。P SCBエントリのフォーマットは、DTエントリのフォ ーマットと同一である。それはランダム・アクセス・メ モリに実装される。

【0057】したがって、PSCBはツリーのリーフ・パターンが異なる位置に挿入されるだけである。PSCBの数、およびしたがってサーチ性能は、ツリー内のリーフの数にのみ依存し、パターンの長さには依存しない 30ので、これにより効率的なサーチ演算が可能になる。PSCBレジスタ・フォーマットを図12に示す。

【0058】要するに、PSCBエントリは空になることができ、リーフを指すことができ、または別のPSCBを指すことができ、かつ次の試験ビット(NBT)をPSCBに含むこともできる。FMPSCBは、以下で詳述する通り、1の幅、および1の高さによって定義される形状を持つ。

【0059】PSCBは、2ビット以上に対応する分岐を表すことができる。この場合、たとえば、2ビットに 40 対応するPSCBは、4つのPSCBエントリ、つまり00分岐エントリ、01分岐エントリ、10分岐エントリ、および11分岐エントリを持つことになる。各ツリーは、様々なビット数に対応するPSCBを持つことができる。この場合、前PSCBは、これらのビットが表すビット数のみならず、次のPSCBに対応するビット数をも持つことになる。

【0060】実際の実装では、キーは専用キー・レジスタ102に挿入される。次いでそれはハッシュ化され104、結果はハッシュ化キー・レジスタ106に格納さ 50

れる。ハッシュ関数104はプログラム可能であり、関数の1つは空ハッシュ関数である(つまり、ハッシュ無し)。ハッシュ化キーの最初のnビットは、DTテーブル108のインデックスとして使用される。1つのプログラム可能な機能は、DTエントリのインデックスに使用されるビットの直後にビット・ベクトルを挿入することである。このビット・ベクトルは「色」値(レジスタ124)と呼ばれ、ハッシュ化キーおよび挿入された色値の結果は、ハッシュ化キー・レジスタ106内に格納される。

【0061】FMツリーのリーフのフォーマットは、パターンを含む制御情報を含む。パターンは、リーフをツリー内で一意のものとして識別する。リーフはまた、ツリー・サーチを開始したアプリケーションによって必要とされるデータをも含む。リーフに含まれるデータはアプリケーションによって異なり、そのサイズまたはメモリ要件は、そのツリーのLuneftableエントリによって定義される。図13は、FMツリーの固定リーフ・フォーマットを示す。

【0062】DTエントリを処理するステップは次の通りである。

- ・DTエントリがメモリから読み出される。
- ・DTエントリが空エントリである場合、これは、最初の「n」ビットがハッシュ化キーと同一であるリーフがツリー内に無いことを意味しているので、サーチは失敗する。
- ・DTエントリにリーフのポインタがある場合には、DT108からのポインタをリーフのアドレスとして使用して、メモリからリーフが読み出される。リーフはレジスタに格納され、キーと比較される。このステップは、最後の比較と呼ばれる。完全一致が存在する場合、ツリー・サーチは成功する。それ以外では、ツリー・サーチは失敗する。
- ・DTエントリがPSCB110のポインタおよびNBTを持つ場合、NBTは最初に特定のレジスタに格納される。次いでNBT数は、キー内のNBT位置のビットを見つけるために使用される。そのビット(0または1)をPSCBのポインタと共に使用して、正確なPSCBエントリが抽出される。つまり、そのビットはポインタの終わりに付加され、PSCBのメモリ内の完全なアドレスを提供する。PSCBは読み出され、特定のレジスタに格納される。次いでハードウェアはPSCBエントリを処理する。この時点で、アルゴリズムはツリーを下方に辿るウォークを開始する。

【0063】PSCBエントリを処理するステップは次の通りである。

- ・PSCBエントリが空エントリである場合、これは、 最初のNBTビットがキーと同一であるリーフがツリー 内に無いことを意味するので、サーチは失敗する。
- ・PSCBにリーフのポインタがある場合には、PSC

Bからのポインタをリーフのアドレスと使用して、メモリからリーフが読み出される。リーフはレジスタに格納され、キーと比較される。このステップは、最後の比較と呼ばれる。完全一致が存在する場合、ツリー・サーチは成功する。それ以外では、ツリー・サーチは失敗する。

・PSCBがPSCBのポインタおよびNBTを持つ場合、NBTは最初に特定のレジスタに格納され、これは現在のNBTになる。次いでこのNBT数は、キー内のNBT位置のビットを見つけるために使用される。そのビット(0または1)をPSCBのポインタと共に使用して、正確な次のPSCBエントリが抽出される。そのビットはポインタの終わりに付加され、PSCBのメモリ内の完全なアドレスを提供する。PSCBは読み出され、特定のレジスタに格納される。次いでハードウェアは、PSCBエントリのこの処理を繰り返す。

【0064】ツリー・ウォーク中、リーフの全てのビットが試験されるのではなく、PSCB(ツリーの分岐)があるビットだけが試験される。したがって、リーフが見つかったら、リーフのパターンをキーと比較して、全 20 てのビットが一致することを確認しなければならない。これが、このアルゴリズムの演算の最後の比較の理由である。サーチの成否は、完了フラッグと共にOK/KOフラッグによって印される。完了フラッグがトリガされると、このFMツリー・サーチ・エンジンを使用するプログラムまたはハードウェアは、OK/KOフラッグを調べることができる。

【0065】「プログラム可能」と記載されたものは全て、そのツリーに対応する特定のレジスタ値に設定することができる。エンジンがN個のツリーをサポートする必要がある場合には、これらの値がN個、レジスタ・アレイに入れられる。このレジスタには、プログラム可能な値、つまり使用するハッシュ関数、DTテーブルの開始、そのサイズ等が符号化される。

【0066】ハードウェアの1つの能力として、キーの自動挿入(ハードウェア挿入)がある。(ハッシュ化された)キーのサーチを進めながら、不一致(KO)があった場合、ハードウェアを使用して進行中にPSCBを形成することによって、そのポイントにリーフを自動的に挿入することができる。この場合、完全一致ツリーの 40 概念をキャッシュとして使用することができる。

【0067】サーチは、直接テーブル108へのアクセスにより開始される。つまり、DTエントリは直接テーブル108から読み出される。DTエントリを読み出すために使用されるアドレスは、HashedKeyの最高位Nビットからだけでなく、ルックアップ定義テーブル(LUDe frable)で定義されるツリー特性に基づいても計算される。DTエントリは、ツリーのルートとみることができる。実際のツリー・データ構造は、ツリーの型に依存する。パトリシア・ツリー・データ構造はFMツリーに使50

【0068】8つのエントリのあるDT108の使用例を図6に示す。サーチ時間つまりアクセスしなければならないPSCBの数は、DT108を使用することによって減少できることが分かる。したがって、DTサイズを増加することによって、メモリの使用量とサーチ性能との間でトレードオフを行うことができる。

【0069】性能上の理由から、DTエントリを読み出して、そこにリーフのポインタが含まれることを見出すだけでは不十分であり、その後でリーフ自体を読み出さなければならない。この状況は、DTエントリ当たりの単一リーフ・エントリが多数存在するFMツリーの場合、非常にしばしば発生する。直接リーフの概念は、より多くのメモリの使用量とより優れた性能との間のトレードオフを可能にする。

【0070】ツリーは直接リーフをイネーブルすることができ、これはルックアップ定義テーブル(IIIDefTabl e)で指定される。直接リーフをイネーブルしたツリーとディセーブルしたツリーとの相違を、図7に示す。直接リーフがイネーブルされ、DTエントリが単一リーフを含む場合、このリーフ130はDTエントリ自体に直接格納される。それ以外の場合、DTエントリはリーフのポインタを含む。

【0071】形状設定はツリー・サーチ・メモリ(TS M) の特徴であり、リーフまたはPSCBのようなオブ ジェクトをTSMにどのように格納するかを指定するた めに使用される。形状は幅および高さパラメータによっ て定義される。オブジェクトの高さは、オブジェクトが 格納される連続アドレス場所の数を示す。オブジェクト の幅は、オブジェクトが格納される連続バンクの数を示 す。幅および高さについて、ハードウェアは自動的に適 切な数の場所を読み出す。ピココードの観点から、オブ ジェクトはアクセスの最小単位である。幅は、SRAM に格納されたオブジェクトの場合、常に1としなければ ならない。幅は、DRAMのオブジェクトの場合、2以 上にすることができる。単一メモリ場所内に収まる充分 に小さいオブジェクトは、1の高さおよび1の幅を持つ ように定義される。直接リーフをディセーブルしたDT エントリの形状は常に(W=1、H=1)である。DT エントリがダイナミック・ランダム・アクセス・メモリ (DRAM) に格納される場合、それはちょうど64ビ ットを占有する。直接リーフをイネーブルしたDTエン トリの形状は、リーフの形状に等しく、それはLUDefTab 1eに指定される。一般的に、これは、DT108によっ て使用されるメモリを増加させる。それはまた、DTエ ントリのアドレス計算に対するリーフの形状の影響を生 じさせる。

【0072】DTエントリが読み出された後、DTエントリが直接リーフを含まず、空でもないと仮定して、D

Tエントリから始まるツリーをウォークすることによって、サーチが続行される。ツリー・ウォークは、リーフに達するまで幾つかのPSCB (パターン・サーチ制御プロック)を通過することができる。

【0073】FMツリーのサーチ中にPSCBに遭遇すると、ツリー・サーチ・エンジン・ハードウェア70は、HashedKeyのビットpの値によって、0分岐または1分岐にツリー・ウォークを続行する。

【0074】ツリー・ウォーク中、HashedKeyの全てのビットが試験されるのではなく、PSCBがあるビット 10だけが試験される。したがって、リーフが見つかったら、リーフのパターンをまだHashedKeyと比較して、全てのビットが一致することを確認しなければならない。リーフに格納されているのはHashedKeyであって、元の入力キーではないことに注意されたい。FMリーフが見つかったら、次の操作が実行される。

ステップ1:リーフ・パターンがHashedKeyと比較される。一致が発生すると、操作はステップ2に進む。そうでない場合、リーフが別のリーフへのチェーン・ポインタを含むならば、このリーフが読み出され、パターンが 20 再びHashedKeyと比較される。一致せず、かつNLAフィールドが無ければ、サーチは失敗(KO)で終了する。

ステップ2:ベクトル・マスクがイネーブルされている場合、VectorIndex数を持つビットがリーフのベクトル・マスクから読み出される。このビットは、サーチ結果の一部として返される。サーチは成功(OK)で終了する。

【0075】図10は、本発明の完全一致サーチ・アル ゴリズムの処理論理を示す。処理は、論理ブロック10 30 00で入力キーの読出しから始まる。次いで入力キー に、論理ブロック1002に示すようにハッシュ関数が 行われる。入力キーでハッシュ化を行なってハッシュ化 キーを形成することは、任意選択である。ハッシュ関数 は、ハッシュ化キーの最左端ビット、つまり直接テーブ ルをアドレス指定するために使用されるビットでエント ロピーが最高となるように、選択される。ハッシュ関数 は可逆である。つまり、ハッシュ化キーを入力キーに変 換できる逆方向ハッシュ関数が存在する。次に、論理ブ ロック1004で、直接テーブルが読み出される。ハッ シュ化キーの上位Nビット(それによりNは構成可能で ある) は、直接テーブルのインデックスとして使用され る。読み出されたエントリが空である場合、サーチはK O(一致が見つからない)を返す。これは、終了ブロッ ク1006によって示される。決定プロック1008に 示すように、エントリがリーフを指し示すか否かに関し て決定が行われる。DTエントリがリーフを指し示す場 合には、論理ブロック1010に示すように、そのリー フが読み出される。そうでない場合には、DTエントリ はPSCBを指し示す。この場合、論理ブロック101 50

2に示すように、 PSCBの適切な部分が読み出され る。完全一致サーチの場合、PSCBは2つのエント リ、つまり0部分と1部分を含む。前PSCB(または DTエントリ)は、ビット番号(NBT:試験する次の ビット)を含む。NBTは、どのPSCBエントリを使 用するかを選択するハッシュ化キー内のビット(つまり 0または1)を選択する。PSCBエントリは、リーフ のポインタまたは別のPSCBのポインタのいずれかを 含む。次いで、処理は決定ブロック1008にループバ ックする。決定ブロック1008でリーフが見つかり、 論理ブロック1010で読み出されると、論理ブロック 1014で示すように、リーフに格納されたパターンが 1ビットずつハッシュ化キーと比較される。決定ブロッ ク1016に示すように、全てのビットが一致すると、 サーチは、終了ブロック1018に示すように、OK (一致の成功) を返す。次いで、リーフの内容はアプリ ケーションに渡される。一致しない場合、終了ブロック 1020に示すように、サーチはKO(失敗)を返す。 この処理論理の延長として、ハッシュ化キーからのbビ ットでどのエントリをPSCBから読み出すかを選択す るように、PSCBは2b個のエントリで構成すること ができる。これにより、より多くのメモリ使用量を犠牲 にして、性能が増強される。

【0076】ツリーのサーチ性能を増強するために、キャッシュを使用することができる。キャッシュの使用は、ILIDefTableでツリー毎にイネーブルすることができる。サーチ中、ツリー・サーチ・エンジン70は最初にキャッシュを検査して、HashedKeyと一致するリーフが存在するかどうかを決定する。そのようなリーフが見つかると、それが返され、それ以上のサーチは必要ない。そのようなリーフが見つからなければ、通常のサーチが開始される。

【0077】ツリー・サーチ・エンジン・ハードウェア70にとって、キャッシュ・ルックアップは通常のサーチと全く同一である。したがって、入力キーはHashedke yにハッシュ化され、直接テーブル108はキャッシュとして作動する。キャッシュ・サーチがOK(成功)を返すと、サーチは終了する。そうでなければ、ツリー・サーチ・エンジン70は、ハッシュ演算が行われないことを除いて、全ツリーの第2サーチを開始する。Hashedkeyレジスタ106の内容は再使用される。

【0078】キャッシュ・サーチを使用する場合、それはLUDeftableで指定することができる。キャッシュ・サーチがLUDeftableエントリーを使用し、サーチがKO(失敗)で終了すると、LUDeftableエントリー・1を使用して、別のサーチが自動的に開始される。原則的に、これにより複数のサーチを連鎖的に行うことができるが、LUDeftableのエントリー・1の下にツリー全体を格納することが推薦される。

30

26

【0079】ツリー・サーチ・エンジン70は、FMツリー、LPMツリー、およびSMTツリーでのハードウェア・サーチ作業を行う。三種類全ての場合に、ツリーを初期化し、維持するために変化する量のソフトウェアが必要になる。FMツリーおよびLPMツリーのみが、制御点プロセッサ34の介在無く、リーフの挿入および除去を実行できる能力を持つ。この機能の使用により、スケーラブルな構成が可能になり、かつ、必要な場合には、依然としてCP34がリーフを挿入または除去することができる柔軟性を備えている。

【0080】FMツリーは、テーブルで固定サイズ・パターンを効率的にサーチするための機構を提供する。これの一例は、レイヤ2イーサネット・ユニキャストMACテーブルである。イーサネット・ユニキャストMACアドレスは固定長の6バイトであり、厳密に一致しなければならず、さもなければ宛先は不明である。

【0081】FMツリーは、ハッシング関数から著しい利益が得られるので、最も性能の良いツリーである。ツリー・サーチ・エンジンは、衝突率が非常に低い複数の固定ハッシング関数を提供する。DT108が充分に大 20 きいと仮定すると、複数のリーフが単一のDTエントリに関連付けられる確率は非常に低い。これは1+イプシロン・ルールであり、ここでイプシロンはDTエントリにおける衝突数を表す。1つのリーフを持つDTエントリは、イプシロン=0である。したがって、ハッシング関数を用いて、FMツリーを使用すると、イプシロンの値は非常に小さくなるはずである。

【0082】FMツリーのDTエントリの構造は、図8に見ることができる。各DTエントリは36ビット幅であり、次のフォーマットの1つを含む。

- ・空のDTエントリ。このDTエントリに関連付けられるリーフは無い。
- ・次のPSCBのポインタ。DTエントリは、PSCBのポインタを含む。次のPSCBアドレス(NPA)フィールドおよび次の試験ビット(NBT)フィールドが有効である。
- ・リーフのポインタ。DTエントリに関連付けられる単一のリーフがある。リーフ制御ブロック・アドレス(LCBA)は、このリーフのポインタを含む。

・直接リーフ。DTエントリに関連付けられる単一のリ 40 ーフがあり、リーフはDTエントリ自体に格納される。リーフの第1フィールドはNLAロープでなければならず、これは直接リーフがループをイネーブルしなければならないことを暗示する。ループとは、ツリー内のリーフをひとつに連結するために使用される循環連結リストである。ピココードは「ロープをウォーク」して、ロープ内の全てのリーフを順次検査することができる。NLAの最初の2ビットは、自動的に「直接」と符号化するように、「10」を表すように予約されることに留意されたい。直接リーフは、これがLIDefTableでイネーブル 50

された場合に、所与のツリーのためにだけ使用される。・FM PSCBは、2つのPSCBラインで構成され、各PSCBラインが図8に示す2つのフォーマットのうちの1つを持つことができることを除いては、FM DTエントリと同一の構造を持つ。2つのPSCBラインはメモリ内で連続的に割り当てられ、ツリーをウォークするための分岐として使用される。次の試験ビット(NBT)フィールドは、PSCBをウォークするためのビット比較として使用するキーのオフセットを意味し、2つのPSCBラインのどちらを使用するかを表す。

【0083】 7 ビット値がツリーに格納される場合のFMツリーのサーチの一例を、図9 に見ることができる。この例は、キーの最上位3 ビット(MSB)をFMD T108へのハッシュとして使用することによって単純化される。このツリーに格納された5 つのリーフ・エントリ(L0-L4)がある。

【0084】第1例として、1110011のバイナリ入力キーを想定する。最初の3ビット「111」はDTエントリ7に指標を付け、ここでリーフL0を指すLCBAが存在する。リーフL0はTSE70によって読み出され、L0のパターンが入力パターンと比較される。この例では、厳密な一致が発生し、TSEはOK(成功)を返す。

【0085】今、1001110の入力パターンを想定 する。DTエントリ4は、NBTフィールドが3のPS CBOのポインタを含む。これは、キーの第4ビット 「1」(ビット0はMSBつまり最上位ビット)がツリ ーのどの分岐を選ぶかを決定することを意味する。第4 ビットは「1」なので、PSCBOの下半分が使用され る。それが「0」であった場合、PSCB0の上半分が 使用される。各PSCBは基本的にPSCBラインの2 要素配列であり、ここで「0」のNBT値は第1要素を 指標付けし、「1」のNBT値は第2要素を指標付けす る。したがって、PSCBOのPSCBライン1は、6 のNBTおよびPSCB2を指す次のPSCBアドレス (NPA) を含むので、サーチが続行される。NBTが 7であり、入力パターンのビット7が「0」である場 合、L3のポインタを含むPSCB2の上半分が使用さ れる。リーフL3を読出し、L3のパターンと入力パタ ーンの完全比較作業を実行すると、OK(成功)が返さ れる。

【0086】入力パターン1001100のサーチは、前の例の場合と全く同じツリー内の経路を辿るが、最後の比較作業は一致しないので、サーチはKO(失敗)を返す。

【0087】本発明は、ハードウェア、ソフトウェア、または2つの組合せで実現することができる。ここで説明する方法を実行するために適応させた任意の種類のコンピュータ・システムまたはその他の装置が適合する。

ハードウェアとソフトウェアの一般的な組合せは、ロードされ実行したときに、ここで説明する方法を実行するようにコンピュータ・システムを制御する、汎用コンピュータ・システムとすることができる。本発明はまた、ここで説明した方法の実現を可能にする全ての機能を含み、コンピュータ・システムにロードされたときにこれらの方法を実行することができる、コンピュータ・プログラム製品に埋め込むこともできる。

【0088】本発明の文脈におけるコンピュータ・プログラム命令またはコンピュータ・プログラムとは、情報 10 処理能力を有するシステムに特定の関数をすぐに、または a) 別の言語、コードまたは表記法への変換、およびb) 異なるマテリアル形式での複製、のいずれかまたは両方が行われた後で、実行させるように意図された 1 組の命令のいずれかの言語、コード(つまりピココード命令)、または表記法による表現を意味する。

【0089】当業者は、本発明の精神および範囲から逸脱することなく、本発明の好ましい実施形態に多くの変更が可能であることを理解されるであろう。さらに、他の機能を相応じて使用することなく、本発明の特徴の幾20つかを使用することが可能である。したがって、本発明の範囲は請求の範囲によってのみ画定されるので、好ましい実施形態の上記の説明は、本発明の原理を解説することを目的として、本発明を制限することなく、提供するものである。

【0090】まとめとして、本発明の構成に関して以下 の事項を開示する。

【0091】(1)入力キーをサーチ文字列として読み 出す動作と、ハッシュ関数を使用して前記入力キーをハ ッシュ化してハッシュ化キーを生成する動作と、前記ハ 30 ッシュ化キーの最上位Nビットを、各々の非空エントリ がサーチ・ツリーの次の分岐またはリーフのポインタを 含むサーチ・ツリーの複数のルート・ノードを表すテー ブルのインデックスとして使用する動作と、非空テーブ ル・エントリのポインタが、対応するサーチ・ツリーの リーフまたは次の分岐を指し示すかどうかを決定する動 作と、ポインタが対応するサーチ・ツリーのリーフを指 し示さない場合、次の分岐内容を読み出す動作と、対応 するサーチ・ツリーのリーフに達した場合、リーフ内容 を読み出し、リーフのパターンを前記ハッシュ化キーと 40 比較して、前記リーフ・パターンが前記ハッシュ化キー と一致するかどうかを決定する動作と、前記リーフ・パ ターンが前記ハッシュ化キーと一致する場合、要求する アプリケーションに見つかったリーフの内容を返す動作 とを含む、コンピュータ処理装置によって可変長サーチ ・キーの完全一致を決定するための方法。

- (2) 前記サーチ・ツリーの複数のルート・ノードを表すテーブルが2¹個のエントリを含む、上記(1)に記載の完全一致を決定するための方法。
- (3) 前記コンピュータ処理装置がネットワーク・プロ 50

セッサである、上記(1)に記載の完全一致を決定する ための方法。

- (4) 前記対応するサーチ・ツリーの次の分岐の内容が 別の次の分岐を指し示す、上記(1)に記載の完全一致 を決定するための方法。
- (5) 前記次の分岐の内容が対応するサーチ・ツリーの リーフを指し示す、上記(1) に記載の完全一致を決定 するための方法。
- (6) 前記リーフ・パターンが前記ハッシュ化キーと一致せず、かつ別のリーフのポインタを含まない場合、一致見つからずの標識を返すことをさらに含む、上記
 - (1) に記載の完全一致を決定するための方法。
- (7) テーブルのインデックスが空エントリのインデックスである場合、一致見つからずの標識を返すことをさらに含む、上記(1)に記載の完全一致を決定するための方法。
- (8) 色レジスタの内容を前記ハッシュ化キーに付加して最終ハッシュ化キーを提供することをさらに含む、上記(1) に記載の完全一致を決定するための方法。
- (9) ゼロの文字列を前記ハッシュ化キーに付加して最終ハッシュ化キーを提供することをさらに含む、上記
- (1) に記載の完全一致を決定するための方法。
- (10)前記次の分岐のビット数が前記ハッシュ化キーの長さを超える場合、完全一致のサーチを終了する動作をさらに含む、上記(1)に記載の完全一致を決定するための方法。
- (11) 前記入力キーに対して使用される前記ハッシュ 関数が、前記ハッシュ化キーを前記入力キーに変換でき る可逆ハッシュ関数である、上記(1)に記載の完全一 致を決定するための方法。
- (12)前記リーフが別のリーフへのチェーン・ポインタを含む場合、別のリーフに格納されたパターンを読み出し、前記パターンを前記ハッシュ化キーと比較する動作と、前記格納されたパターンが前記ハッシュ化キーと一致せず、かつ前記チェーンの次のリーフのポインタを含まない場合、一致見つからずの標識を返す動作とをさらに含む、上記(1)に記載の完全一致を決定するための方法。
- (13)前記リーフが別のリーフのチェーン・ポインタを含む場合、別のリーフに格納されたパターンを読み出し、前記パターンを前記ハッシュ化キーと比較する動作と、前記格納されたパターンが前記ハッシュ化キーと一致する場合、一致発見の標識を返す動作とをさらに含む、上記(1)に記載の完全一致を決定するための方法。
- (14) サーチすべきパターンまたはキーと、サーチ・ツリーの第1アドレス位置を格納する直接テーブルと、各々がサーチ・ツリーの分岐を表す複数のパターン・サーチ制御ブロックと、各リーフがサーチの結果のためのアドレス位置である複数のリーフとを含む、可変長サー

.

チ・キーの完全一致を見つけるための複数のデータ構造 を含むコンピュータ読み出し可能な媒体。

(15) ツリー・サーチ・メモリを管理するルックアップ定義テーブルをさらに含む、上記(14) に記載の完全一致を見つけるための複数のデータ構造を含むコンピュータ読み出し可能な媒体。

(16) 前記ルックアップ定義テーブルは、ツリーが存在する物理的メモリ、キーおよびリーフのサイズ、および実行すべきサーチの種類を定義するエントリを含む、上記(15) に記載の完全一致を見つけるための複数の 10 データ構造を含むコンピュータ読み出し可能な媒体。

(17) 前記ルックアップ定義テーブルが複数のメモリに実装される、上記(14) に記載の完全一致を見つけるための複数のデータ構造を含むコンピュータ読み出し可能な媒体。

(18) 直接テーブル・エントリのフォーマットがサーチ制御ブロック、次のパターン・サーチ制御ブロックを指し示す次のパターン・アドレス、リーフまたは結果を指し示すリーフ制御ブロック・アドレス、次の試験ビット、および直接リーフのうちの少なくとも1つを含む、上記(14)に記載の完全一致を見つけるための複数のデータ構造を含むコンピュータ読み出し可能な媒体。

(19) パターン・サーチ制御ブロックのフォーマットがサーチ制御ブロック、次のパターン・サーチ制御ブロックを指し示す次のパターン・アドレス、リーフまたは結果を指し示すリーフ制御ブロック・アドレス、および次の試験ビットのうちの少なくとも1つを含む、上記

(14) に記載の完全一致を見つけるための複数のデータ構造を含むコンピュータ読み出し可能な媒体。

(20) リーフ・データ構造が1つのリーフ連鎖ポイン 30 タ、プレフィックス長、サーチ・キーと比較すべきパターン、および可変ユーザ・データのうちの少なくとも1つを含む、上記(14)に記載の完全一致を見つけるための複数のデータ構造を含むコンピュータ読み出し可能な媒体。

(21)前記直接リーフは直接テーブル・エントリに直接格納され、かつサーチ制御ブロックおよびサーチ・キーと比較されるパターンを含む、上記(18)に記載の完全一致を見つけるための複数のデータ構造を含むコンピュータ読み出し可能な媒体。

(22) パターン・サーチ制御ブロックが、サーチ・ツリーのリーフ・パターンが異なる位置に挿入される、上記(14) に記載の完全一致を見つけるための複数のデータ構造を含むコンピュータ読み出し可能な媒体。

(23) パターン・サーチ制御ブロックは1の幅および1の高さによって定義される形状を持ち、かつ少なくとも36ビットのライン長を有するメモリに格納される、上記(14) に記載の完全一致を見つけるための複数のデータ構造を含むコンピュータ読み出し可能な媒体。

(24) フレーム処理を行う複数のプロトコル・プロセ 50

ッサおよび内部制御点プロセッサを含む埋込み式プロセッサ複合体と、各プロトコル・プロセッサにアクセスでき、高速パターン・サーチ、データ操作、およびフレーム・パージングをもたらす複数のハードウェア・アクセラレータ・コプロセッサと、少なくとも1つのサーチ・ツリーを表す複数のデータ構造であって、直接テーブルとパターン・サーチ制御ブロックとリーフとを含む前記データ構造を格納する複数のプログラム可能なメモリ装置と、各プロトコル・プロセッサの複数のメモリ装置と、各プロトコル・プロセッサの複数のメモリ装置へのアクセスを制御する制御メモリ・アービタとを含む、可変長サーチ・キーの完全一致を決定するために半導体基板上に組み立てられた装置。

(25) プロトコル・プロセッサの実行と並行して作動して、メモリの読み書きおよびメモリ範囲検査を含むツリー・サーチ命令を実行するツリー・サーチ・エンジンをさらに含む、上記(24) に記載の完全一致を決定するために半導体基板上に組み立てられた装置。

(26)前記複数のメモリ装置は内部スタティック・ランダム・アクセス・メモリ、外部スタティック・ランダム・アクセス・メモリ、および外部ダイナミック・ランダム・アクセス・メモリの少なくとも1つをさらに含む、上記(24)に記載の完全一致を決定するために半導体基板上に組み立てられた装置。

(27) 前記制御メモリ・アービタが、複数のプロトコル・プロセッサと複数のメモリ装置との間でメモリ・サイクルを割り当てることによって、制御メモリ動作を管理する、上記(24) に記載の完全一致を決定するために半導体基板上に組み立てられた装置。

(28)各プロトコル・プロセッサは一次データ・バッファ、スクラッチ・パッド・データ・バッファ、およびデータ格納動作のための制御レジスタを含む、上記(24)に記載の完全一致を決定するために半導体基板上に組み立てられた装置。

(29) サーチ・キーに対して幾何学的ハッシュ関数を 実行するハッシュ・ボックス・コンポーネントをさらに 含む、上記(24)に記載の完全一致を決定するために 半導体基板上に組み立てられた装置。

(30) プログラム可能なサーチ・キー・レジスタおよびプログラム可能なハッシュ化キー・レジスタをさらに含む、上記(24) に記載の完全一致を決定するために半導体基板上に組み立てられた装置。

(31)複数の独立サーチ・ツリーの間で単一のデーブル・データ構造を共用することを可能にするプログラム可能な色キー・レジスタをさらに含む、上記(30)に記載の完全一致を決定するために半導体基板上に組み立てられた装置。

(32) 色レジスタがイネーブルされている場合、その 内容をハッシュ出力に付加して最終ハッシュ化キーを生 成する、上記(31) に記載の完全一致を決定するため に半導体基板上に組み立てられた装置。 (33)色レジスタがイネーブルされていない場合、同等の数のゼロをハッシュ出力に付加して最終ハッシュ化キーを生成する、上記(31)に記載の完全一致を決定するために半導体基板上に組み立てられた装置。

(34) 入力キーをサーチ文字列として読み出すプログ ラム命令と、ハッシュ化キーを入力キーに変換すること ができる可逆ハッシュ関数を使用して前記入力キーをハ ッシュ化するプログラム命令と、前記ハッシュ化キーの 最上位Nビットを、各非空エントリがサーチ・ツリーの 次の分岐またはリーフへのポインタを含むサーチ・ツリ 10 一の複数のルート・ノードを表すテーブルのインデック スとして使用するプログラム命令と、非空テーブル・エ ントリのポインタが対応するサーチ・ツリーのリーフま たは次の分岐を指し示すかどうかを決定するプログラム 命令と、ポインタが対応するサーチ・ツリーのリーフを 指し示さない場合、次の分岐の内容を読み出すプログラ ム命令と、対応するサーチ・ツリーのリーフに達したと きにリーフ内容を読み出し、リーフのパターンをハッシ ュ化キーと比較して、リーフ・パターンがハッシュ化キ ーと一致するか否かを決定するプログラム命令と、リー 20 フ・パターンがハッシュ化キーと一致する場合、要求す るアプリケーションに見つかったリーフの内容を返すプ ログラム命令とを含む、可変長サーチ・キーの完全一致 を決定するためのコンピュータ・プログラム製品を含む コンピュータ読み出し可能な媒体。

(35) サーチ・ツリーの複数のルート・ノードを表すテーブルが2^M個のエントリを含む、上記(34) に記載の完全一致を決定するためのコンピュータ・プログラム製品。

(36) 前記コンピュータ処理装置がネットワーク・プ 30 ロセッサである、上記(34) に記載の完全一致を決定するためのコンピュータ・プログラム製品。

(37) 前記対応するサーチ・ツリーの次の分岐の内容が別の次の分岐を指し示す、上記(34) に記載の完全一致を決定するためのコンピュータ・プログラム製品。

(38) 前記次の分岐の内容が対応するサーチ・ツリーのリーフを指し示す、上記(34) に記載の完全一致を決定するためのコンピュータ・プログラム製品。

(39) リーフ・パターンがハッシュ化キーと一致せず、かつ別のリーフのポインタを含まない場合、一致見 40 つからずの標識を返すプログラム命令をさらに含む、上記(34) に記載の完全一致を決定するためのコンピュータ・プログラム製品。

(40) テーブルのインデックスが空エントリのインデックスである場合、一致見つからずの標識を返すプログラム命令をさらに含む、上記(34)に記載の完全一致を決定するためのコンピュータ・プログラム製品。

(41)色レジスタの内容をハッシュ化キーに付加して 最終ハッシュ化キーを提供するプログラム命令をさらに 含む、上記(34)に記載の完全一致を決定するための 50 コンピュータ・プログラム製品。

(42) 文字列またはゼロをハッシュ化キーに付加して 最終ハッシュ化キーを提供するプログラム命令をさらに 含む、上記(34) に記載の完全一致を決定するための コンピュータ・プログラム製品。

(43)次の分岐のビット数がハッシュ化キーの長さを超える場合、完全一致のサーチを終了するプログラム命令をさらに含む、上記(34)に記載の完全一致を決定するためのコンピュータ・プログラム製品。

(44)リーフが別のリーフのチェーン・ポインタを含む場合、別のリーフに格納されたパターンを読み出し、前記パターンをハッシュ化キーと比較するプログラム命令と、格納されたパターンがハッシュ化キーと一致せず、かつチェーンの次のリーフのポインタを含まない場合、一致見つからずの標識を返すプログラム命令とをさらに含む、上記(34)に記載の完全一致を決定するためのコンピュータ・プログラム製品。

(45) リーフが別のリーフのチェーン・ポインタを含む場合、別のリーフに格納されたパターンを読み出し、前記パターンをハッシュ化キーと比較するプログラム命令と、格納されたパターンがハッシュ化キーと一致する場合、一致発見の標識を返すプログラム命令とをさらに含む、上記(34)に記載の完全一致を決定するためのコンピュータ・プログラム製品。

【図面の簡単な説明】

【図1】本発明の好ましい実施形態によるネットワーク・プロセッサの例示的アーキテクチャを示すブロック図である。

【図2】本発明の好ましい実施形態による埋込み型プロセッサ複合体の例示的実施形態を示すブロック図である。

【図3】本発明の好ましい実施形態による例示的プロト コル・プロセッサ構造を示すブロック図である。

【図4】本発明の好ましい実施形態による例示的イングレスおよびエグレス・フレームの流れを示すブロック図である。

【図5】本発明の好ましい実施形態による完全マッチ・`サーチ・アルゴリズムのためのツリー・データ構造を示す略図である。

【図6】本発明の好ましい実施形態による直接テーブル を使用することの例示的データ構造への効果を示す略図 である。

【図7】本発明の好ましい実施形態による直接リーブを 使用可能にすることの例示的データ構造への効果を示す 略図である。

【図8】本発明の好ましい実施形態による完全マッチ・サーチ・ツリーのDTエントリおよびパターン・サーチ制御ブロック(PSCB)ライン・フォーマットの例示的構造を示す表である。

【図9】 本発明の好ましい実施形態による完全マッチ・

33 サーチを使用するサーチの例を示す略図である。

【図10】本発明の好ましい実施形態による完全マッチ (FM) サーチ・アルゴリズムの処理論理を示す図である。

【図11】本発明の好ましい実施形態による例示的参照 定義テーブルの内部構造を示す表である。

【図12】 PSCBレジスタの内部フォーマットを示す表である。


【図13】FMツリーの固定リーフ・フォーマットを示す表である。

【図14】本発明の好ましい実施形態によるツリー・サーチ・エンジンの例示的アーキテクチャを示すプロック図である。


【符号の説明】


- 10 ネットワーク・プロセッサ
- 12 埋込み型プロセッサ複合体
- 14 エンキュー・デキュー・スケジューリング論理
- 18 イングレス・スイッチ・インタフェース
- 20 エグレス・スイッチ・インタフェース
- 28 スタティック・ランダム・アクセス・メモリ (S RAM)
- 30 ゼロ・バス・ターンアラウンドSRAM
- 10 32 ダイナミック・ランダム・アクセス・メモリ (D RAM)
 - 34 接続点プロセッサ

【図1】




【図2】







【図3】




【図4】



【図5】



【図6】



直接テーブルを使用しない データ構造

直接テーブルを使用する データ構造

【図11】

LUDefTable の3つの定義


フィールド	サイズ	ピット
CacheEntry	1	0
Tree_Type	2	21
hash-type	4	63
cojor_en	1	7
P1P2_max_size	5	128
NPARope_en	1	13
NPASMT_en	1	14
Compindex_en	1	15
PSCB_fq_index	6	2116
PSCB_Height	1	22
Mask_Vector_En	ì	23
Compindex	8	3124
DT_base_addr	26	5732
DT_size	4	6158
DT_interleaf	2	6362
Leaf_fq_index	6	6964
Leaf_Width	2	7170
Leaf_Height	3	7472
DirectLeafEn	1	75

【図8】

		_				
フォーマット	状態	DTエントリで 有効か?	DSCBで 有効か?	フォーマット (2ビット)	NPA/LCBA (26ピット)	NBT (8ピット)
空の DTエントリ	リーフ 無し	有効	無効	00	0	0
次の PSCBのポインタ	DTエントリは ポインタを含む	有効	有効	00	NPA	NBT
リーフの ポインタ	単一のリーフが DTエントリに関連 付けられる: LCBAフィールドは ポインタを含む	有効	有効	01	LCBA	. 0

[図12]


フィールド	サイズ	PSCBが配置されるTSMのアドレス
NPA0	26	表のPSCBアドレス: PSCBのO部分のツリーの次のPSCBのポインタ
NBT0	8	PSC8の部分の次の試験ピット
NCBA0	26	リーフ制βプロックのアドレス: PSCBのO部分のリーフのポインタ
NPAI	26	次のPSCBアドレス: PSCBの1部分のツリーの次のPSCBのポインタ
NBTI	8	PSCBの1部分の次の試験ピット
LCBA1	26	リーフ制御ブロックのアドレス: PSCBの1部分のリーフのポインタ
Index	8	このPSCBのインデックス (物理的に対PSCBに格納される)
PatBit	1	PSCBレジスタ内のインデックス・フィールドの 使に基づく Hashedkey(インデックス)の値



【図13】

フィールド名	長さ	内 容
NLARope	4141	リーフ連鎖ポインタ・エージング情報、 および直接リーフ情報
Prefix_Len	1/41	このフィールドはFMツリーの場合TSFによって使用されず、 ピココードによって使用することができる
Pattern	2 - 18 バイト	Hashedkeyと比較されるパターン
UserData	可変長	このフィールドの内容は完全なピココードの制御下にある; UserDataフィールドは1つまたはそれ以上のカウンタを 合むことができる

【図14】



フロントページの続き

(72)発明者 ブライアン・ミッチェル・バス アメリカ合衆国27502 ノースカロライナ 州アペックス オールド・スターブリッ ジ・ドライブ4021 (72)発明者 ジャン・ルイ・カルヴィニャク アメリカ合衆国27511 ノースカロライナ 州ケアリ スプリング・ホロー・レーン 112 (72)発明者 マーコ・シー・ヘデス アメリカ合衆国27612 ノースカロライナ 州ローリー グランド・マナー・コート 4109 ナンバー308 (72)発明者 アントニオス・マラグコス アメリカ合衆国27612 ノースカロライナ 州ローリー プリンセトン・ミル・パーク ウェイ3321 アパートメント201

(72)発明者 マイケル・スティーブン・スィーゲル アメリカ合衆国27615 ノースカロライナ 州ローリー ラウリー・ドライブ10625

(72)発明者 ファブリス・ジャン・ヴェルプランケン フランス06610 ラゴード ルート・ド・ カーニュ9152